18:56 18-06-2010
Понравился анекдот: 
Научных руководителей по диплому можно сравнить с компиляторами:
- Напарывается на первую ошибку, и возвращает на переделку; будешь таскать диплом столько раз, пока все не исправишь... это - Паскаль
- Составляет список всех багов и недочетов; один раз поправил и красота.. это Си
- "Проглотит" диплом, ошибок не скажет, типа все замечательно, но на защите устроит бунт... это asm
П.С. У кого какой руководитель?
Научных руководителей по диплому можно сравнить с компиляторами:
- Напарывается на первую ошибку, и возвращает на переделку; будешь таскать диплом столько раз, пока все не исправишь... это - Паскаль
- Составляет список всех багов и недочетов; один раз поправил и красота.. это Си
- "Проглотит" диплом, ошибок не скажет, типа все замечательно, но на защите устроит бунт... это asm
П.С. У кого какой руководитель?
Открытое голосование (не ограничено по времени и количеству проголосовавших)
У кго какой научрук:
• 2. "СИ"
2
100.00%
• 1. "Паскаль"
0
0%
• 3. "Ассемблер"
0
0%
Всего проголосовало: 2.
Заведено: 18-06-2010 18:57
Заведено: 18-06-2010 18:57
Комментарии:
18:58 18-06-2010
ыыы
10:12 21-06-2010
Я, пожалуй, добавлю еще один вариант:
Стадия 1.- Составляет список всех ошибок, но требует нескольких итераций оптимизации кода разделов (1-2 подхода с исправленным вариантом).
Стадия 2.- Требует жесткой синхронизации, точности сопряжения и расположения разделов, что приводит как минимум к еще одной правке.
Если все это успешно выполнено, защита проходит на "ура".
Это - Verilog или VHDL - языки программирования ПЛИС
)
Verilog по синтаксису похож на СИ, VHDL - на Аду, но по принципу работы компилятра оба близки к СИ, поэтому проголосовал за него. Но мой руководитель - скорее VHDL
Стадия 1.- Составляет список всех ошибок, но требует нескольких итераций оптимизации кода разделов (1-2 подхода с исправленным вариантом).
Стадия 2.- Требует жесткой синхронизации, точности сопряжения и расположения разделов, что приводит как минимум к еще одной правке.
Если все это успешно выполнено, защита проходит на "ура".
Это - Verilog или VHDL - языки программирования ПЛИС
)Verilog по синтаксису похож на СИ, VHDL - на Аду, но по принципу работы компилятра оба близки к СИ, поэтому проголосовал за него. Но мой руководитель - скорее VHDL